

얇은 Si 산화막을 지난 MOS 구조의 전기적 특성
 Electrical Characteristics of MOS Structure with
 Thin SiO_2 Films

성 영 관
 안 상 식*
 백 우 현

고려대학교 교수
 고려대학교 대학원
 고려대학교 대학원

1. 서 론

Si 산화막에 의해 얇어진 30 \AA 전후의 SiO_2 막은 MNOS 불회발 메모리 터널 분광 등에 관련하여 이 방면의 연구가 활발해지고 있다.

열산화의 방법이나 조건에 의해 SiO_2 막의 성질이나 표면준위 등이 변화하는 것은 구조의 $G=V_G$, $I-V_G$, $C-V_G$ 등에서 엿볼 수가 있다. 따라서 우리는 N_2 가스 중의 산소분압을 제어하여 $15-40 \text{ \AA}$ 의 SiO_2 막을 형성하며 $\text{Al-SiO}_2-\text{Si}$ 구조로서 산화막 두께의 변화에 수반하여 나타나는 절연파괴에 이르기까지의 전구현상을 실측하여 발표하였으나⁽¹⁾ 이번에는 이론의 $V-I$ 특성, 미분용량, 미분콘덕터스 등을 실측하였기에 그 결과를 보고하는 것이다.

2. 실험

실험에 사용된 시료는 우선 기판으로서 epitaxial wafe N 형 1-cm 전후)를 산화전의 전처리로 HF로서 linsse 하여 $1,000^\circ\text{C}$ dry 산소로서 ($1\text{l}/\text{min}$) 5-10시간 산화시켜 HF로서 산화막을 제거하였다.

그 다음 본 산화는 $800-1,000^\circ\text{C}$ 에서 N_2 가스 ($2\text{l}/\text{min}$)를 캐리어 가스로서 O_2 가스를 0.1 ($1\text{l}/\text{min}$) 정도를 티면서 산화시켰다. 또 전극으로서는 Al 를 진공증착시켰다.

3. 실험결과 및 경로

(그림-1)은 $C-V_G$ 특성을 나타낸 것으로 막두께의 평가는 이에 의하여 행하였다.

또 $I-V$ 특성은 (그림-2)에 나타낸 바와 같이 막두께의 증가와 더불어 계통적으로 변화함을 알 수 있다.

일반적으로 이들의 순방향전류 I 는 WKB 근사로써 (2)

$$I = AT^2 \exp(-X^{\frac{1}{3}}) \exp\left(\frac{-qV_{BO}}{KT}\right) \exp\left(\frac{qV_G}{nKT}\right)$$

로 주어진다.

단 여기서

$$A = (4\pi m_t q/h^3) K^2$$

m_t : 전도전자 유효질량

δ : 산화막 두께 (\AA)

X : 평균장벽높이 (eV)

$$V_{BO} = V_{DO} + \phi_n$$

V_{DO} ; bias를 인가하지 않았을 때의 surface potential

ϕ_n : bulk 내에서 conduction band edge
에 대한 fermi potential

$$n = -V_G / \Delta V_D$$

ΔV_D : 인가전압으로 인한 surface potential
의 변화

V_G : 인가전압

이다.

윗식에 의하여 전류레벨이 산화막 두께와 더불어 저아들이 예상되나 실제는 산화막두께가 증가하면 V_{BO} 가 감소되므로 이 문제는 단순하지 않은 것 같다. 아울러 $\log I - V_G$ 관계는 반드시 선형적이 아니므로 윗식은 실험결과에 잘 부합되지 않는다.

이것의 원인으로서는 계면 균방의 SiO_2 막의


불완전성 결합이나 표면준위 밀도분포, 장벽포
렌셜의 불균일성, V_{BO} 의 산화막 두께에 의한
변화 등이 관여하는 것으로 보이며 특히 MOS
구조의 표면준위 밀도분포는 전도대 및 가전자
대에 균질하여 두 개의 피아크치를 가지지 않아
지고 있으나 $Si-SiO_2$ 계면부근에 공간적인
乖離을 지니면서 존재한다고 생각되므로 그 전
작적 구조가 명백하지 않다.

따라서 이들을 고려한 계산이 필요하다.
이를 위해 현재 (+)BT와 (-)BT 처리를 통해
이 처리에 의한 표면준위 밀도분포의 변화를
검토 중이나 현재로서는 (-)BT 처리인 경우
(+)-전하의 증가가 얹보이나 이것은 Si 층 내의
 Si 이 SiO_2 층에 들어가 과잉 Si 으로 되어
(+)전하가 증가하거나 계면에서 결합전자가
 Si 층 내에 방출되므로 나타나는 구조변화에
인해 dangling bonds가 형성되기 때문에
(+)전하가 증가한다고 사료된다.


추후 이를 토대로 종합적으로 검토하여 보고
하겠다.

References

- (1) 성영권 외, 전기재료학술발표 4-16-10 (1984), Characteristics of minority carrier MOS tunnel diodes.
- (2) H.C.Card & E.H.Rhoderick, J.Phys. vol.4, 1589 (1971)
- (3) L.B.Freeman & W.E.Dahlke, Solid State Electronics, vol.13, 1483(1970)



(그림-1) 전압 - 용량특성



(그림-2) 전압 - 전류특성